imec は、ASML 高 NA EUV リソグラフィー マシンを使用してロジックと DRAM 構造をパターン化することに初めて成功しました

このウェブサイトからのニュース 8月8日、ベルギーのマイクロエレクトロニクス研究センターimecは昨日（現地時間）、同社の高NA EUVリソグラフィ研究所がASMLと協力して高NA EUVリソグラフィ装置を使用して、ロジックとDRAMのパターン構造を露光することに成功したと発表した。初めて。 。ロジック パターンに関しては、imec は単一露光ランダム ロジック メカニズムのパターン化に成功し、9.5nm の高密度金属ライン (このサイトの注: 19nm ピッチに相当) を達成し、エンドツーエンドのピッチ サイズを 20nm 未満に縮小しました。

▲ 緻密な金属線。画像出典 imec、以下同 それだけでなく、imec は中心間隔 30nm のランダムビアホールを実現し、優れたパターン忠実性と限界寸法の一貫性を示しています:

▲ ランダムビアホール さらに、imec は高 NA EUV リソグラフィーにも合格していますこのマシンは P22nm ピッチの 2 次元フィーチャを構築し、2 次元配線における新世代のフォトリソグラフィ技術の可能性を示しました:

▲ 2 次元フィーチャ DRAM の分野では、imec は統合 SNLP (ストレージ ノード) のパターン化に成功しました。 Landing Pad) とビットライン周辺の DRAM 設計は、高 NA EUV が露光回数を削減できることを示しています:

▲ DRAM 設計 imec の社長兼 CEO の Luc Van den hove 氏は次のように述べています:
これらの結果高NA EUVリソグラフィ技術は常に解像度能力を予測しており、1回の露光で20nm未満のピッチの金属層を実現できることが確認されています。
したがって、高 NA EUV は、ロジックおよびメモリ技術のサイズ スケーリングにおいて重要な役割を果たすことになります。これは、ロードマップを「Ami 時代」に推し進める上で重要な柱の 1 つです。
これらの初期のデモンストレーションは、ASML-imec 共同研究所の設立のおかげで可能になり、これによりパートナーは製造業への高 NA リソグラフィーの導入を加速できます。

以上がimec は、ASML 高 NA EUV リソグラフィー マシンを使用してロジックと DRAM 構造をパターン化することに初めて成功しましたの詳細内容です。詳細については、PHP 中国語 Web サイトの他の関連記事を参照してください。