TSMC prévoit de lancer le processus N4C en 2025, avec une réduction des coûts allant jusqu'à 8,5 % par rapport au N4P

Ce site a rapporté le 26 avril que TSMC a récemment démontré un nouveau processus de production N4C au niveau 4 nm, améliorant encore le processus de production au niveau 5 nm en réduisant considérablement les coûts et en optimisant l'efficacité énergétique de la conception.

TSMC a récemment organisé le séminaire technologique nord-américain 2024. Ce site a traduit le vice-président du développement commercial de l'entreprise, Kevin Zhang, comme suit :

Nos cycles de processus 5 nm et 4 nm ne sont pas encore terminés, de N5 à N5. N4, la densité de rétrécissement optique s'est améliorée de 4 % et nous continuerons d'améliorer les performances des transistors.

Nous introduisons désormais le processus N4C pour notre gamme technologique 4 nm, permettant à nos clients d'éliminer certains masques et d'améliorer les conceptions IP originales telles que les cellules standard et la SRAM afin de réduire davantage le coût global de possession au niveau du produit.

Le processus N4C élargit encore la gamme de séries de nœuds N5/N4 de TSMC, en s'appuyant sur la technologie du processus N4P en repensant les cellules standard et les cellules SRAM, en modifiant certaines règles de conception et en réduisant le nombre de couches de modules de bibliothèque utilisées. Le coût peut être réduit jusqu'à 8,5 % par rapport à N4P.

Ce qui précède est le contenu détaillé de. pour plus d'informations, suivez d'autres articles connexes sur le site Web de PHP en chinois!