为什么 `std::atomic` 的存储使用 XCHG 来实现顺序一致性？

为什么 std::atomic 的存储在请求顺序一致性时使用 XCHG？

虽然一开始可能会出现顺序一致性存储操作作为可以使用简单的存储指令和内存屏障来实现的东西，使用 XCHG （带有隐含的锁前缀）提供了更优化的

XCHG 和顺序一致性

在 x86 和 x86_64 架构上，XCHG 提供内存交换和完整内存屏障，确保内存操作的顺序排序。这使其成为实现顺序一致性存储的有效方法。

常规存储指令的局限性

单独的常规存储指令（例如 MOV）无法保证顺序一致性。它仅提供释放语义，这使得它可以与后续操作重新排序，包括获取加载。

性能注意事项

虽然MFENCE和XCHG都可以用来实现顺序一致性存储，它们在不同的 CPU 上表现出不同的性能特征。在某些 CPU 上，MFENCE 可能会停止相邻指令的无序执行。相比之下，XCHG 对于单线程操作或当缓存行在 L1 缓存中很热时可能会更高效。

编译器和内核实践

各种编译器和操作系统更喜欢不同的方法来实现顺序一致性存储。 GCC 历史上使用 MOV MFENCE，而其他编译器和 Linux 内核则使用 XCHG。

附加说明

需要注意的是：

• 隐式获取栅栏：您可能已经提到过x86 存储有隐式获取栅栏，但这是不正确的。存储隐式具有 release 语义，而不是获取语义。
• 编译器障碍： 您提供的 asm volatile("" ::: "memory") 语法是编译器-级别屏障，而不是运行时内存屏障。
• 栅栏与释放操作： 虽然栅栏和释放操作有相似之处，但它们在 x86 中是不同的机制。

以上是为什么 `std::atomic` 的存储使用 XCHG 来实现顺序一致性？的详细内容。更多信息请关注PHP中文网其他相关文章！