本站 7 月 23 日消息，微電子標準制定方 JEDEC 固態技術協會當地時間 22 日宣布，DDR5 MRDIMM 和 LPDDR6 CAMM 內存技術規範即將正式推出，並介紹了這兩項內存的關鍵細節。
DDR5 MRDIMM 中的「MR」即Multiplexed Rank（多路復用列），這表示該記憶體支援兩個或以上的Rank（列），並可在單一通道上組合和傳輸多個資料訊號，無需額外的實體連線就能有效提升頻寬。
JEDEC 規劃了多代 DDR5 MRDIMM內存，目標最終將其頻寬提升至 12.8Gbps，較 DDR5 RDIMM 內存目前的 6.4Gbps 翻倍。
在 JEDEC 的設想中，DDR5 MRDIMM 將利用與現有 DDR5 DIMM 相同的引腳、SPD、PMIC 等設計，與 RDIMM 平台兼容，並利用現有的 LRDIMM 生態系統進行設計與測試。
此外 JEDEC 也規劃了 Tall MRDIMM 外形尺寸。如其名，此設計將採用更高的外形尺寸，使其支援的 DRAM 封裝數量翻倍，可進一步提升記憶體容量。
而在LPDDR6 CAMM 方面，JEDEC 表示預計將實現14.4GT/s 以上的最大速度，同時將提到24bit 位元寬子通道、48bit寬通道並支援「連接器陣列」（本站註：原文為connector array）。
以上是DDR5 MRDIMM 和 LPDDR6 CAMM 記憶體規格蓄勢待發，JEDEC 公佈關鍵技術細節的詳細內容。更多資訊請關注PHP中文網其他相關文章！
