De quoi est composé un processeur ?

La composition du CPU est la suivante : 1. Le cœur du CPU est divisé en unités arithmétiques et contrôleurs ; 2. Le noyau externe du CPU est divisé en décodeurs, cache de premier niveau et cache de deuxième niveau. ; 3. Le système d'instructions est un L'ensemble de toutes les instructions que le CPU peut traiter est l'attribut fondamental d'un CPU.

La composition du processeur est :

1. >Structurellement parlant, le cœur du CPU est divisé en deux parties : l'unité arithmétique et le contrôleur.

(1) Unité arithmétique

1. Unité arithmétique et logique ALU (Unité arithmétique et logique)

ALU réalise principalement des opérations arithmétiques à virgule fixe (addition, soustraction, multiplication et division) sur des données binaires), des opérations logiques (AND ou NOT XOR) et des opérations de décalage. Dans certains processeurs, il existe des sélecteurs spécialement conçus pour gérer les opérations de décalage.

Habituellement, ALU se compose de deux bornes d'entrée et d'une borne de sortie. Les unités entières sont parfois également appelées IEU (Integer Execution Unit). Ce que nous disons habituellement « Le CPU fait XX bits » fait référence au nombre de bits de données que l'ALU peut traiter.

2. Unité à virgule flottante FPU (Unité à virgule flottante)

FPU est principalement responsable des opérations en virgule flottante et des opérations sur les entiers de haute précision. Certains FPU ont également la fonction d'opérations vectorielles, et d'autres disposent d'unités de traitement vectoriel spécialisées.

3. Groupe de registres à usage général

Le groupe de registres à usage général est un groupe de mémoires les plus rapides utilisées pour stocker les opérandes et les résultats intermédiaires impliqués dans les opérations.

Concernant l'inconvénient que le jeu d'instructions x86 ne prend en charge que 8 registres à usage général, le dernier processeur d'Intel adopte une technologie appelée « renommage de registre ». Cette technologie permet aux registres du processeur x86 de dépasser la limite de 8 et d'atteindre. 32 ou plus.

4. Registres spéciaux

Les registres spéciaux sont généralement des registres d'état qui ne peuvent pas être modifiés par le programme et sont contrôlés par le CPU lui-même pour indiquer un certain état.

(2) Contrôleur

L'opérateur ne peut effectuer que des opérations, tandis que le contrôleur est utilisé pour contrôler le travail de l'ensemble du processeur.

1. Contrôleur d'instructions

Le contrôleur d'instructions est une partie très importante du contrôleur. Il doit effectuer des opérations telles que la récupération et l'analyse des instructions, puis les transmettre à l'unité d'exécution (ALU). ou FPU) à exécuter, et en même temps former l'adresse de l'instruction suivante.

2. Contrôleur de synchronisation

La fonction du contrôleur de synchronisation est de fournir des signaux de contrôle pour chaque instruction dans une séquence temporelle. Le contrôleur de synchronisation comprend un générateur d'horloge et une unité de définition de multiplication de fréquence. Le générateur d'horloge émet un signal d'impulsion très stable à partir d'un oscillateur à cristal de quartz, qui est la fréquence principale du processeur. L'unité de définition de multiplication de fréquence définit la fréquence principale du processeur. fréquence mémoire (plusieurs fois la fréquence du bus).

3. Contrôleur de bus

Le contrôleur de bus est principalement utilisé pour contrôler les bus internes et externes du CPU, y compris le bus d'adresses, le bus de données, le bus de contrôle, etc.

4. Contrôleur d'interruption

Le contrôleur d'interruption est utilisé pour contrôler diverses demandes d'interruption, les mettre en file d'attente en fonction de leur priorité et les transmettre au CPU pour les traiter une par une.

1. Décodeur (unité de décodage)

Il s'agit d'un appareil unique du processeur x86. Les instructions x86 de longueur variable sont converties en instructions de longueur fixe et transmises au noyau pour traitement. Le décodage est divisé en décodage matériel et micro-décodage. Pour les instructions x86 simples, seul le décodage matériel est suffisant, ce qui est plus rapide. Cependant, lorsque vous rencontrez des instructions x86 complexes, vous devez effectuer un micro-décodage et le diviser en plusieurs instructions simples, ce qui est plus lent. et plus rapide. Très compliqué. Heureusement, ces instructions complexes sont rarement utilisées.

2. Cache de niveau 1 et cache de niveau 2 (Cache)

Le cache de niveau 1 et le cache de niveau 2 sont créés pour atténuer le conflit entre un processeur plus rapide et une mémoire plus lente, et le cache est généralement intégré dans le cœur du processeur, tandis que le cache de deuxième niveau s'exécute plus rapidement que la mémoire sous forme d'OnDie ou d'OnBoard. Pour certaines tâches avec un volume d'échange de données important, le cache CPU est particulièrement important.

Pour parler de CPU, il faut aussi comprendre le système d'instructions. Le système d'instructions fait référence à l'ensemble de toutes les instructions qu'un processeur peut traiter. C'est l'attribut fondamental d'un processeur, car le système d'instructions détermine le type de programmes qu'un processeur peut exécuter. Les processeurs dont nous parlons souvent sont tous des processeurs de la série X86 et compatibles. Le jeu d'instructions dit X86 a été spécialement développé par la société américaine Intel Corporation pour son premier processeur 16 bits (i8086), bien qu'avec le développement continu de la technologie CPU. a successivement développé les nouveaux i80386 et i80486 jusqu'à la série Pentium4 actuelle, mais afin de garantir que l'ordinateur peut continuer à exécuter diverses applications développées dans le passé pour protéger et hériter de riches ressources logicielles (telles que la série Windows), tous les processeurs produits par Intel continuez à utiliser le jeu d’instructions X86. Outre Intel, des fabricants tels qu'AMD et Cyrix ont également produit successivement des processeurs pouvant utiliser le produit compatible avec les processeurs d'Intel.

1.

Pipeline a été utilisé pour la première fois par Intel dans la puce 486. La chaîne de montage fonctionne comme une chaîne de montage dans la production industrielle. Dans la CPU, un pipeline de traitement d'instructions est composé de 5 à 6 unités de circuit avec des fonctions différentes, puis une instruction X86 est divisée en 5 à 6 étapes puis exécutée par ces unités de circuit respectivement, de sorte qu'une instruction puisse être complétée en une seule fois. Cycle d'horloge du processeur, améliorant ainsi la vitesse de calcul du processeur.

2. Superpipeline et technologie superscalaire

Superpipeline signifie que le pipeline à l'intérieur de certains processeurs dépasse les 5 à 6 étapes habituelles. Par exemple, le pipeline d'Intel Pentium 4 peut atteindre 20 étapes. . Plus le pipeline est conçu pour effectuer d'étapes (étapes), plus il peut exécuter une instruction rapidement, afin de pouvoir s'adapter aux processeurs avec des fréquences de fonctionnement plus élevées. Superscalaire signifie qu'il y a plus d'un pipeline dans le processeur et que plus d'une instruction peut être exécutée par cycle d'horloge. Cette conception est appelée technologie superscalaire.

3. Technologie d'exécution dans le désordre

L'exécution dans le désordre (exécution dans le désordre) signifie que le CPU adopte une méthode qui permet d'envoyer plusieurs instructions à les circuits correspondants séparément dans l'ordre spécifié par la technologie de traitement unitaire. Par exemple, s'il y a 7 instructions dans une certaine section du programme, la CPU enverra immédiatement les instructions qui peuvent être exécutées à l'avance au circuit correspondant pour exécution en fonction de l'état d'inactivité de chaque circuit unitaire et de la situation spécifique de savoir si chaque instruction peut être exécutée à l'avance. Bien entendu, une fois que chaque unité a exécuté des instructions dans le désordre spécifié, le circuit correspondant doit réorganiser les résultats de l'opération dans l'ordre des instructions spécifié par le programme d'origine avant de revenir au programme. Ce type de méthode d'opération dans laquelle les instructions sont séparées et exécutées dans le désordre est appelé technologie d'exécution dans le désordre (également appelée exécution dans le désordre). Le but de l'utilisation de la technologie d'exécution dans le désordre est de faire fonctionner les circuits internes du processeur à pleine capacité et d'augmenter par conséquent la vitesse des programmes en cours d'exécution du processeur.

4. Technologie de prédiction de branche et d'exécution spéculative

La prédiction de branche et l'exécution spéculative sont le contenu principal de la technologie d'exécution dynamique du CPU. L'exécution dynamique est actuellement l'une des technologies avancées principalement utilisées par le CPU. L’objectif principal de l’utilisation de la prédiction de branchement et de l’exécution dynamique est d’augmenter la vitesse de calcul du processeur. L'exécution spéculative est basée sur la prédiction de branchement. Le traitement effectué après les branchements du programme de prédiction de branchement est également une exécution spéculative.

5. Instruction technologie d'extension spéciale

Depuis le début avec un simple ordinateur, un une séquence d’instructions peut obtenir des opérandes et effectuer des calculs dessus. Sur la plupart des ordinateurs, ces instructions ne peuvent effectuer qu'un seul calcul à la fois. Pour effectuer certaines opérations parallèles, plusieurs calculs doivent être effectués en continu. Ce type d'ordinateur utilise un processeur « Single Instruction Single Data » (SISD). Lors de l'introduction des performances du processeur, les « instructions étendues » ou les « extensions spéciales » sont souvent mentionnées, qui indiquent toutes si le processeur dispose d'extensions d'instructions au jeu d'instructions X86. Les premières instructions d'extension à apparaître étaient "MMX" d'Intel Corporation, puis "SSE" dans le Pentium III, et maintenant le jeu d'instructions SSE2 dans le Pentium 4.

5. Architecture et emballage du processeur

(1) Architecture du processeur

L'architecture du processeur est déterminée en fonction du type et des spécifications du socket d'installation du processeur. de. Les processeurs actuellement couramment utilisés peuvent être divisés en deux architectures : Socket x et Slot x en fonction de leurs spécifications de socket d'installation.

En prenant comme exemple les processeurs Intel, les CPU à architecture Socket sont divisés en trois types : Socket 370, Socket 423 et Socket 478, qui correspondent respectivement aux processeurs Intel PIII/Celeron, aux processeurs P4 Socket 423 et au traitement P4 Socket 478. appareil. Processeurs avec emplacement L'emplacement 1 est l'architecture adoptée par les premiers processeurs Intel PII, PIII et Celeron. L'emplacement 2 est un emplacement plus grand spécialement utilisé pour installer Xeon dans les séries PII et PIII. Xeon est un processeur conçu pour les serveurs de groupe de travail.

(2) Méthode d'emballage du processeur

Ce qu'on appelle l'emballage fait référence à la coque utilisée pour installer la puce de circuit intégré à semi-conducteur, qui est connectée aux broches de la coque d'emballage via les contacts sur la puce avec des fils. Ces broches Les broches sont connectées à d'autres appareils via des fentes sur la carte de circuit imprimé. Il joue le rôle d'installation, de fixation, de scellement, de protection des puces et d'amélioration des performances électriques et thermiques.

La méthode d'empaquetage du CPU dépend de la forme d'installation du CPU. Habituellement, le CPU installé dans le socket Socket est emballé sous forme de PGA (Grid Array), tandis que le CPU installé dans l'emplacement Slot X est tout entier. conditionné en SEC (Single Side package) sous forme de boîte de connexion).

1. Paquet de grille de broches PGA (Pin Grid Arrax)

La méthode d'emballage actuelle du processeur est essentiellement un emballage PGA, avec un réseau carré multicouche de broches entourant le bas de la puce. Chaque réseau carré de broches est disposé à une certaine distance le long de la périphérie de la puce. Ses broches ressemblent à des aiguilles et sont connectées au circuit imprimé à l'aide de plug-ins. Lors de l'installation, insérez la puce dans le socket PGA dédié. Le package PGA présente les avantages d'opérations de branchement et de débranchement plus pratiques et d'une grande fiabilité. L'inconvénient est qu'il consomme plus d'énergie. PGA dérive également une variété de méthodes d'empaquetage. Le premier package PGA convient aux processeurs Intel Pentium, Intel Pentium PRO et Cxrix/IBM 6x86 ; le package CPGA (Ceramic Pin Grid Arrax, ceramic pin grid array) convient à Intel Pentium MMX, AMD. Processeur K6, AMD K6-2, AMD K6 III, VIA Cxrix III ; paquet PPGA (Plastic Pin Grid Arrax, matrice de broches en plastique), adapté au processeur Intel Celeron (Socket 370 (Flip Chip Chip Pin Grid Arrax), (réseau de grille de broches de puce inversée), adapté aux processeurs Coppermine des séries Pentium III, Celeron II et Pentium4.

2. Package SEC (Single Side Connector Box)

Le processeur à architecture Slot X n'utilise plus de boîtier en céramique, mais utilise un circuit imprimé avec une coque métallique. composants. Le boîtier en plastique de la carte SEC est appelé SEC (Single Edgecontact Cartouche). Cette carte SEC est conçue pour être insérée dans l'emplacement X (environ la taille d'un emplacement ISA). Toutes les cartes mères Slot X disposent d'un mécanisme de fixation composé de deux supports en plastique, et une carte SEC peut être insérée dans le slot Slot X entre les deux supports en plastique.

Parmi eux, le processeur Intel Celeron (emplacement 1) adopte le package de processeur à bord unique (SEPP) ; le Pentium II d'Intel adopte le package SECC (Single Edge Contact Connector, connexion à contact unique) ; emballé dans SECC2.

Ce qui précède est le contenu détaillé de. pour plus d'informations, suivez d'autres articles connexes sur le site Web de PHP en chinois!